《半導體》台積電、ASML聯手 這次瞄準High NA EUV光罩

【時報-台北電】AI晶片推升電晶體密度與製程複雜度，台積電與艾司摩爾（ASML）共同啟動High NA EUV生態系升級，將現行6吋EUV光罩推進至12吋。台積電並首度明確表示，有意自2030年起將ASML的High NA技術導入先進製程量產，為埃米世代製程微縮預作準備。 雙方規劃於2031年前建立12吋光罩試產線，並在2033年前完成相關微影系統就緒，以支援先進製程量產。初期High NA EUV仍將沿用現行6吋光罩，後續再轉向12吋規格，形成分階段導入路徑。 台積電與ASML於美國加州蒙特雷舉行的BACUS國際光學工程學會（SPIE）先進微影技術研討會前宣布發起產業合作。包括High NA EUV潛在採用業者、光罩廠商及關鍵供應商均已表達參與意願，顯示這項轉型將由晶圓製造、曝光設備、光罩及材料等環節共同推進。 相較現行6吋光罩，12吋光罩可望擴大單次曝光涵蓋能力，進一步提升晶圓廠生產力、降低晶片製造成本，並消除High NA EUV曝光大型晶片時，需要使用兩張6吋光罩進行拼接的限制。對晶粒尺寸持續放大的AI加速器及高效能運算晶片而言，有助改善製程複雜度及量產成本。 High NA EUV採用更高數值孔徑，可提供更高解析度，支援更細微的電路圖形。隨著AI應用推動電晶體架構日益複雜，台積電預期，先進製程需要使用High NA EUV曝光的光罩層數將逐步增加，產業也必須提前完成光罩尺寸、製造設備、檢測及相關材料的全面升級。 ASML總裁暨執行長Christophe Fouquet表示，隨著元件微縮藍圖向前推進，High NA EUV的採用率預料將逐步提升。產業初期可先沿用現有6 吋光罩，隨後導入12吋光罩進一步提升設備生產力，以因應市場對更小、更快及更節能晶片的需求。 台積電董事長暨總裁魏哲家指出，複雜技術問題必須由產業共同合作解決，透過整合價值鏈的專業能力與持續創新，可降低先進技術的導入門檻，推動解決方案大規模普及。(新聞來源：工商即時 張珈睿)