《半導體》台積電COUPE技術藍圖成形

【時報-台北電】台積電COUPE光子整合平台完整亮相！台積電光子封裝整合副處長陳明發8月31日表示，COUPE由光引擎（Optical Engine）進一步朝光學中介層（Optical Interposer）延伸，並以「單通道高速化、多波長擴展」兩路線提高頻寬，搶攻AI與HPC高速互連商機。 隨台積電COUPE技術藍圖成形，矽光子及CPO供應鏈題材升溫，市場關注對象包括上詮、大立光、波若威，以及掌握InP磊晶、CW Laser等技術的聯亞、華星光等企業。 陳明發在矽光子國際論壇指出，隨生成式AI及代理式AI快速發展，AI運算量與資料交換需求急速增加。高盛研究預估，全球AI Token使用量到2030年時，將較2026年增加約24倍。 但AI算力成長速度遠快於資料傳輸。陳明發說，AI運算效能約每兩年提升3倍，I/O效能同期僅成長約1.4倍，「I/O Wall（輸入／輸出瓶頸）」已成AI基礎建設重要瓶頸。 陳明發並指出，相較傳統銅線，光學I/O可望帶來約4至10倍能源效率改善，延遲則可降低約10至20倍，更適合AI資料中心高頻寬、低功耗需求。 目前光學I/O主要有兩種整合方向，一是共同封裝光學（CPO），將光學引擎與交換器晶片整合；另一種則把光學引擎進一步移近運算晶片，提升系統整合密度。隨AI系統規模持續擴大，光互連也將逐步由交換器端向運算晶片靠攏。 COUPE是台積電布局矽光子與先進封裝整合的重要平台，透過先進封裝將電子積體電路（EIC）與光子積體電路（PIC）緊密整合，並支援光柵耦合器及邊緣耦合器等不同光耦合方式。 頻寬擴充上，第一條「單通道高速化」路線，是將單一Lane由200Gbps朝400Gbps甚至更高推進；第二條「多波長擴展」則透過WDM波分多工，將單波長擴充至4、8、16個以上，放大總頻寬。 台積電也持續降低光學損耗，並導入氮化矽（SiN）平台，提高耦合效率及可支援波長範圍。異質整合方面，調變器、半導體光放大器及光源等元件，未來都有機會整合進COUPE。 陳明發表示，COUPE未來不只是光學I/O或光引擎，也可進一步扮演光學中介層角色，成為連接運算晶片與光學元件的重要整合平台。這也意味台積電矽光子布局正由光引擎進一步向完整光電整合平台延伸。(新聞來源 : 工商時報一張珈睿、李娟萍／台北報導)