《半導體》化圓為方 聯發科FOPLP量產關鍵

【時報-台北電】AI與高效能運算（HPC）晶片持續放大封裝尺寸，扇出型面板級封裝（FOPLP）成為降低成本、擴充產能的新選項。聯發科資深處長徐潤忠31日表示，聯發科投入面板級封裝約七年，約花三年完成首項產品量產，目前既有產品良率已可達到與晶圓級製程相當水準；不過，要從小型晶片進一步跨入大型AI異質整合封裝，仍須克服翹曲、對位、應力及新產品導入周期等挑戰。 徐潤忠在SEMI FOPLP創新論壇指出，傳統300毫米晶圓採圓形設計，當封裝尺寸持續放大，晶圓邊緣無法容納完整封裝的浪費也隨之增加；FOPLP改採510×515毫米或600×600毫米方形面板，不僅可提高有效面積，也能依產品及製程需求切分為子面板或長條，增加設計與生產彈性。 FOPLP的幾何與規模優勢相當明確，徐潤忠提到，600×600毫米面板有效產能可達300毫米晶圓數倍，面板製程亦具最高約一成的降本潛力。但「面積放大」不會自動轉化為成本優勢，若欠缺均勻性、製程控制與足夠良率，面板愈大，報廢及設備投資風險也會同步升高。 尤其AI晶片正在同時推升多項封裝難度。封裝面積由約1.2倍光罩尺寸朝10倍以上發展，架構由2.5D走向多晶粒及3D整合，功耗也從100瓦提升至1,000瓦等級，並需整合HBM、矽橋、載板與客製化記憶體架構。 先進封裝已不再只是將晶片組裝在一起，而是必須同步處理頻寬、供電、散熱、訊號完整性及機械應力的系統工程。 徐潤忠點出，大面板在模封及熱製程中會產生膨脹、收縮與晶粒位移，且面板中心、邊緣及角落的應力分布不同，必須導入區域化對位補償、前饋與回饋控制，不能只依靠製程末端檢測。 隨封裝尺寸增加、互連間距縮小，距離中性點愈遠的區域，焊點與線路承受的機械應力也更加嚴峻。 另一項限制則是產品導入速度。現行先進封裝新產品導入周期約需八至九個月，轉向面板級製程後，建立穩定製程窗口可能需要更長時間，與AI平台快速迭代形成壓力。 徐潤忠強調，FOPLP無法由單一業者完成，需由晶片設計公司整合晶圓代工、封測、材料、設備及EDA供應商共同開發。 業界看好，隨FOPLP由PMIC等小型產品逐步走向AI晶片、光學引擎及CPO，具量產經驗的封測廠，以及曝光、電鍍、檢測、低翹曲材料和自動化設備業者，將成為新一波先進封裝投資焦點。(新聞來源 : 工商時報一張珈睿／台北報導)